**Université Cotes d'Azur/EUR DS4H** **Octobre 2024**
**Master 1 Electronique**
**Enseignement : Composants logiques programmables**
**Documents de cours/TD autorisés**

# CONTROLE INTERMEDIAIRE(30 MN)

**Question de cours**

1.1 – Dans quelle situation souhaite–t-on concevoir un système électronique qui intègre un composant logique programmable ?

1.2 - Quel est le rôle d'un composant logique programmable ?

1.3 - Lister les différentes étapes pour réaliser la synthèse de circuit sur un composant logique programmable.

1.4 - Pour déterminer le nombre de cellules élémentaires (CE) : citer le paramètre imortant et les approches utilisées dans le cas des CPLDs, des FPGAs avec LUT puis avec MPX.

1.5 – Expliquer comment est calculé le temps de réponse sur un FPGA. Illustrer par un exemple.

.

1.1 – Dans quelle situation souhaite–t-on concevoir un système électronique qui intègre un composant logique programmable ?

- on utilise un CLP pour concevoir un prototype, valider une architecture avant de fabriquer ASIC.
- ou Réaliser un système spécifique (flexibilité / évolutivité)
- ou Réduire le coût de dev (petite série / moyenne série)

1.2 - Quel est le rôle d'un composant logique programmable ?

le rôle d'un CLP : la mise en œuvre matérielle de la fonctions logique personnalisable.
→ personnalisation algorithme / architecture
→ passerelle entre logiciel / matériel

1.3 - Lister les différentes étapes pour réaliser la synthèse de circuit sur un composant logique programmable.

1. Description du système : code (VHDL, Verilog)
2. Simulation fonctionnelle : vérification comportement logique.
3. Synthèse : traduction en porte logique et équation Booléennes
4. Placement routage : interconexions (LUT ...)
5. Simulation temporelle : vérification délais.
6. configuration : génération du bitstream et programation du composant

1.4 - Pour déterminer le nombre de cellules élémentaires (CE) : citer le paramètre imortant et les approches utilisées dans le cas des CPLDs, des FPGAs avec LUT puis avec MPX.


Synthèse des CPLDs :

si (P <ou = à N) alors Nc = 1


si (P > N alors $Nc = \left(\frac{P-N}{N-2}\right) + 1$

Pour un mpx :

**Y = $\overline{A}.\overline{B}.\overline{C}.D + A.B.\overline{C}.D + \overline{A}.C.D + \overline{B}.C.D$**




**=> 4 cellules pour réaliser cette fonction**





Pour un LUT :

## LUT hiérarchisée

1 cellule élémentaire.

Sram : 16.
Mux : 15.

Sram = 32
mux = 15×2 + 1 = 31




Déterminer pour une LUT à 4 entrées, un bloc logique comportant 10 cellules élémentaires, le nombre de cellules mémoires.

11 transistor :

Cell : 15 mp 2 => 15×2 => 30.
Cell SRAM : 16×2 => 32.
62.

11 : $\frac{1\,Mb}{32}$ : 19129 cellules.

1.5 – Expliquer comment est calculé le temps de réponse sur un FPGA. Illustrer par un exemple.

$F_1 = A\bar{B}\bar{C} + ABCE + ACF + DEF$

LUT à 4 entrées → Sortie = 2.

$F_1' = A\bar{B}\bar{C} + ABCE$

$F_2' = F_1' + ACF$

$F_3' = F_2' + DEF'$

3 cells.

$t_R = 3 \times t_{LCCE} + t_{Comp.}$